IGBT模塊
當(dāng)前位置:首頁(yè) > 產(chǎn)品中心 > IGBT模塊
- 正式商用的IGBT器件的電壓和電流容量還很有限,遠(yuǎn)遠(yuǎn)不能滿足電力電子應(yīng)用技術(shù)發(fā)展的需求;高壓領(lǐng)域的許多應(yīng)用中,要求器件的電壓等級(jí)達(dá)到10KV以上,目前只能通過(guò)IGBT高壓串聯(lián)等技術(shù)來(lái)實(shí)現(xiàn)高壓應(yīng)用。國(guó)外的一些廠家如瑞士ABB公司采用軟穿通原則研制出了8KV的IGBT器件,德國(guó)的EUPEC生產(chǎn)的6500V/600A高壓大功率IGBT器件已經(jīng)獲得實(shí)際應(yīng)用,日本東芝也已涉足該領(lǐng)域。與此同時(shí),各大半導(dǎo)體生產(chǎn)廠商不斷開(kāi)發(fā)IGBT的高耐壓、大電流、高速、低飽和壓降、高可靠性、低成本技術(shù),主要采用1um以下制作工藝,研制開(kāi)發(fā)取得一些新進(jìn)展。2013年9月12日 我國(guó)自主研發(fā)的高壓大功率3300V/50A IGBT(絕緣柵雙極型晶體管)芯片及由此芯片封裝的大功率1200A/3300V IGBT模塊通過(guò)專家鑒定,中國(guó)自此有了完全自主的IGBT"中國(guó)芯"。
- IGBT是將強(qiáng)電流、高壓應(yīng)用和快速終端設(shè)備用垂直功率MOSFET的自然進(jìn)化。由于實(shí)現(xiàn)一個(gè)較高的擊穿電壓BVDSS需要一個(gè)源漏通道,而這個(gè)通道卻具有很高的電阻率,因而造成功率MOSFET具有RDS(on)數(shù)值高的特征,IGBT消除了現(xiàn)有功率MOSFET的這些主要缺點(diǎn)。雖然最新一代功率MOSFET 器件大幅度改進(jìn)了RDS(on)特性,但是在高電平時(shí),功率導(dǎo)通損耗仍然要比IGBT 技術(shù)高出很多。較低的壓降,轉(zhuǎn)換成一個(gè)低VCE(sat)的能力,以及IGBT的結(jié)構(gòu),同一個(gè)標(biāo)準(zhǔn)雙極器件相比,可支持更高電流密度,并簡(jiǎn)化IGBT驅(qū)動(dòng)器的原理圖。
- 當(dāng)在柵極施加一個(gè)負(fù)偏壓或柵壓低于門限值時(shí),溝道被禁止,沒(méi)有空穴注入N-區(qū)內(nèi)。在任何情況下,如果MOSFET電流在開(kāi)關(guān)階段迅速下降,集電極電流則逐漸降低,這是因?yàn)閾Q向開(kāi)始后,在N層內(nèi)還存在少數(shù)的載流子(少子)。這種殘余電流值(尾流)的降低,完全取決于關(guān)斷時(shí)電荷的密度,而密度又與幾種因素有關(guān),如摻雜質(zhì)的數(shù)量和拓?fù)?,層次厚度和溫度。少子的衰減使集電極電流具有特征尾流波形,集電極電流引起以下問(wèn)題:功耗升高;交叉導(dǎo)通問(wèn)題,特別是在使用續(xù)流二極管的設(shè)備上,問(wèn)題更加明顯。
鑒于尾流與少子的重組有關(guān),尾流的電流值應(yīng)與芯片的溫度、IC 和VCE密切相關(guān)的空穴移動(dòng)性有密切的關(guān)系。因此,根據(jù)所達(dá)到的溫度,降低這種作用在終端設(shè)備設(shè)計(jì)上的電流的不理想效應(yīng)是可行的。
- 當(dāng)集電極被施加一個(gè)反向電壓時(shí), J1 就會(huì)受到反向偏壓控制,耗盡層則會(huì)向N-區(qū)擴(kuò)展。因過(guò)多地降低這個(gè)層面的厚度,將無(wú)法取得一個(gè)有效的阻斷能力,所以,這個(gè)機(jī)制十分重要。另一方面,如果過(guò)大地增加這個(gè)區(qū)域尺寸,就會(huì)連續(xù)地提高壓降。 第二點(diǎn)清楚地說(shuō)明了NPT器件的壓降比等效(IC 和速度相同) PT 器件的壓降高的原因。
當(dāng)柵極和發(fā)射極短接并在集電極端子施加一個(gè)正電壓時(shí),P/N J3結(jié)受反向電壓控制,此時(shí),仍然是由N漂移區(qū)中的耗盡層承受外部施加的電壓。
IGBT在集電極與發(fā)射極之間有一個(gè)寄生PNPN晶閘管(如圖1所示)。在特殊條件下,這種寄生器件會(huì)導(dǎo)通。這種現(xiàn)象會(huì)使集電極與發(fā)射極之間的電流量增加,對(duì)等效MOSFET的控制能力降低,通常還會(huì)引起器件擊穿問(wèn)題。
- 80年代初期,用于功率MOSFET制造技術(shù)的DMOS(雙擴(kuò)散形成的金屬-氧化物-半導(dǎo)體)工藝被采用到IGBT中來(lái)。[2]在那個(gè)時(shí)候,硅芯片的結(jié)構(gòu)是一種較厚的NPT(非穿通)型設(shè)計(jì)。后來(lái),通過(guò)采用PT(穿通)型結(jié)構(gòu)的方法得到了在參數(shù)折衷方面的一個(gè)顯著改進(jìn),這是隨著硅片上外延的技術(shù)進(jìn)步,以及采用對(duì)應(yīng)給定阻斷電壓所設(shè)計(jì)的n+緩沖層而進(jìn)展的[3]。幾年當(dāng)中,這種在采用PT設(shè)計(jì)的外延片上制備的DMOS平面柵結(jié)構(gòu),其設(shè)計(jì)規(guī)則從5微米先進(jìn)到3微米。